雷擊試驗的電流波形對于一個8~20ms的波形，T1 = 8ms、T2 = 20ms。通常，試驗中沖擊電壓的范圍從±2kV 到±16kV ，步長為±2kV ，施加在電源線之間或一條電源線與被測設備(EUT)機架的地之間，即L-N 、L-G 和N-G 。沖擊的功率直接加載到EUT 中的SMPS 上，因此必須保證SMPS 不會被毀壞，并且在沖擊電壓被施加后還能正常工作。在1990年代初IEC61000-4-5標準出現以前，大多數設備制造商使用的都是JEC210/212標準。之后，IEC61000-4-5標準得到了廣泛應用。

試驗環境

雷電沖擊試驗的測試環境。使用帶有外部SMPS 適配器的LCD TV作為EUT 。雷電沖擊發生器是一個能產生特定波形的理想電壓源，它有一個固定的輸出阻抗。交流電源通過隔離變壓器對SMPS 適配器供電，對于差模沖擊試驗，沖擊電壓施加在SMPS 適配器的交流電源線之間，而對于共模沖擊試驗，則施加在一條交流電源線和機頂盒調諧器的輸入插座上的地連接之間。在每個電壓步長(2kV-16kV)和每種極性上，分別進行5次試驗。

雷擊電壓對IC 的干擾

此電路由一個帶有CoolSET-F3 PWM控制器的反向轉換器構成。沖擊信號施加在零線和地平面之間。圖中顯示了可能的沖擊電流通路，T1、T2和T3 。I1是通過位于零線和地之間的Y 型電容CY1的電流。通常I1 在橋式整流器前就被限制，因此PWM IC無法檢測。I2 是通過EMI 電容C4的電流，I3是從變壓器次級線圈的地到初級線圈的地之間的電流。如圖所示，I2 和I3可能會對IC GND 產生潛在的影響，具體取決于PCB 的設計。如果IC 有引腳直接連到儲能電容正極的高電壓上，則I4也會對IC 產生影響。

假設Z 是粉紅色的PCB 引線的阻抗，則IC 引腳1(Softs)和引腳8(GND)之間的電壓為： Vsofts_GND=VC7+Z·(I2+I3)? (1)

其中，VC7 是軟啟動電容C7兩端的電壓。在雷擊發生時，它能夠被當作一個固定的電壓。由公式(1)可以看出，IC 檢測到由I2 和I3引起的噪聲電壓。在FB 到GND 、Vcc 到GND 和Isense 到GND 這些IC 的引腳電壓上，也出現了同樣的情況。如果噪聲電壓過高，IC 可能會進入像保護模式這樣的錯誤狀態，甚至被損壞。

針對雷電沖擊試驗的SMPS 設計考慮

PCB 的主要地線設計。IC 引腳是否會檢測到噪聲信號，與PCB 的設計密切相關。因此PCB 設計的方針就是將I2 和I3分流到不會被IC 檢測到的其它路徑上。建議對下列地線使用“星形”連接，它們是小信號IC 地線；大電流CS 地線；輸入橋式整流器地線；MOSFET 散熱器地線；Y 電容地線(如果Y 電容被連接在變壓器初級線圈地線和次級線圈地線之間) ；變壓器輔助繞組地線。

在某些情況下，由于在正常工作時，信噪比太低，因此輔助繞組的地線必須直接連接到IC的地引腳，這樣I3在雷擊時不可避免地會影響IC 管腳。在這種情況下，一種提高對雷電噪聲抵抗能力的方法就是將與輔助繞組的地相連的PCB 引線設計得盡可能粗以得到較低的阻抗Z。

初級線圈GND 和次級線圈GND 之間的Y 電容。圖4中Y 電容C4的作用是旁路EMI 噪聲。除了連到初級線圈的地之外，有時也能將C4連到儲能電容的正極來達到旁通EMI 噪聲的目的。這樣做將雷電沖擊電流I2分流到儲能電容的正極，不會再對IC 地電平產生影響。但是，如果出于其它的考慮而不能實現，那么C4就只能被連到初級線圈的地端，因此就必須使用上星形連接。

變壓器隔離和屏蔽。I3電流的大小由變壓器的隔離電壓決定。如果變壓器的隔離電壓低于雷擊電壓，則會在初級線圈和次級線圈之間發生瞬時擊穿，并且會產生很大的沖擊電流。除此之外，很大的沖擊電流還會對IC 造成干擾，次級整流器的二極管也會在瞬時擊穿時承受很高的電壓應力，甚至被毀壞。因此，建議使變壓器的隔離電壓高于雷電沖擊試驗電壓。

變壓器屏蔽有助于減小初級線圈和次級線圈之間的寄生電容，屏蔽層插入到初級線圈和次級線圈之間，并連接到儲能電容的正極。由于屏蔽層更靠近次級線圈，因此次級線圈的GND 與屏蔽層之間的寄生電容要大于次級線圈的GND 與輔助繞組之間的電容。因此在雷電沖擊試驗時，雷電沖擊電流更可能通過屏蔽層流入儲能電容的正極，而不會流入初級線圈的GND ，從而對IC GND造成影響。